로체시스템즈, 차세대 반도체 핵심기술 개발 주도

로체시스템즈가 기억.저장 용량을 기존의 기술보다 최대 수 백배 이상까지 확대하는 차세대 반도체 핵심기술을 개발하고 있는 것으로 밝혀졌다.

이 기술 개발을 위해 정부로부터 24억 원을 단계별로 지원받고 있으며 이 과제는 향 후 차세대 반도체 강국의 입지를 다지는 핵심 국책과제 중 하나로 평가 받고 있다.

이 국책과제는 삼성전자, 하이닉스에서 요구하는 기술이며 이는 지식경제부 산하 정보통신연구원에서 반도체연구조합을 통하여 로체시스템즈(주)에서 개발을 주관하고 있으며 성공 시 회사차원을 넘어 국가경쟁력 제고에도 큰 영향을 미칠 것으로 예상된다..

로체시스템즈 관계자는 “현 수준에서는 Wafer의 두께를 80 마이크로∼50 마이크로 정도의 수준으로밖에 생산할 수 없지만 본 국책과제가 성공적으로 진행된다면 최종두께를 10 마이크로까지 줄일 수 있다. 즉, 기존 80마이크로 웨이퍼를 1/8로 줄이면서 칩의 적재용량을 획기적으로 늘리는 것이다. 이를 개발하기 위하여 물리적인 CMP공정(그라인더)+Polish(고운 연마제로 표면가공)을 벗어나 Plasma를 이용한 이온발생으로 SiO2 재질을 식각(Etching)하는 것이 핵심기술이다.

”고 밝혔다.

이 기술은 칩 적재방식의 용량을 확대하고 Wire-Bond등 공정을 제거하기 위한 기술의 개발이다.

즉, 칩의 적재를 최대화하기 위해 Wafer자체를 보다 얇게 만드는 것으로 향 후 차세대 18인치 웨이퍼의 개발과 함께 미래 성장이 높은 고부가가치 기술로 평가되고 있다.

/[e-mail]노현섭기자