"삼성전자, 11나노급 D램 개발중... 업계 최대 수준 집적도 달성 목표"

이정배 삼성전자 메모리사업부장(사장)은 17일 "D램과 낸드플래시의 집적도를 극한의 수준으로 높여 나갈 것"이라고 밝혔다.

이 사장은 이날 삼성전자 뉴스룸에 올린 기고문에서 "앞으로 다가올 10나노미터(1nm=10억분의 1m) 이하 D램과 1000단 V낸드 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다"며 이같이 언급했다.

그는 "D램은 3차원 적층 구조와 신물질을 연구개발하고 있다"며 "V낸드는 단수를 지속 늘리면서도 높이는 줄이고, 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 당사의 강점을 지속 고도화해 나갈 것"이라고 강조했다.

이 사장은 "현재 개발 중인 11나노급 D램은 업계 최대 수준의 집적도를 달성할 것"이라면서 "9세대 V낸드는 더블 스택 구조로 구현할 수 있는 최고 단수를 개발 중으로, 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다"고 전했다.

이어 "삼성전자는 업계 최고 용량인 32기가비트(Gb) 더블데이터레이트(DDR)5 D램 개발에 성공했다"며 "향후 고용량 D램 라인업을 지속 확대해 1테라바이트(TB) 용량의 모듈까지 구현할 수 있는 솔루션으로 확장해 나갈 것"이라고 설명했다.

아울러 "CXL메모리 모듈(CMM) 등 새로운 인터페이스를 적극 활용해 메모리 대역폭과 용량을 원하는 만큼 확장하는 미래를 꿈꾸고 있다"고 덧붙였다.

그는 인공지능(AI)향 수요가 급격히 확대되고 있는 고대역폭메모리(HBM) 시장 주도권 확보에 대한 자신감도 내비쳤다.

이 사장은 "현재는 HBM3을 양산 중이고, 차세대 제품인 HBM3E도 정상 개발하고 있다"며 "앞으로도 최고 성능의 HBM을 제공하고 향후 고객 맞춤형 HBM 제품까지 확장하는 등 최상의 솔루션을 공급할 것"이라고 했다.

삼성전자는 메모리 병목현상 개선을 위해 데이터 연산 기능을 메모리 칩 내부 혹은 모듈 레벨에서 구현하는 프로세싱 인 메모리(PIM), 프로세싱 니어 메모리(PNM) 기술을 HBM, CMM 등의 제품에 적용할 계획이다.

이 사장은 "데이터 연산 능력을 획기적으로 개선하는 동시에 전력 효율을 높이는 데 집중할 것"이라며 "서버 스토리지 역시 응용처에 따라 용량을 변화시키고, 페타바이트(PB)급으로 확장할 수 있는 PB 솔리드스테이트드라이브(SSD)를 곧 선보일 예정"이라고 했다.

[e-mail] 장민권 기자