KAIST 박사과정생 반도체 설계대전 대통령상

[파이낸셜뉴스] 한국과학기술원(KAIST) 전기및전자공학부 최재혁 교수 연구실의 박선의·조윤서·방주은 박사과정 학생이 '제22회 대한민국 반도체 설계대전'의 대통령상을 수상했다.

22일 KAIST에 따르면, 최재혁 교수팀 학생들은 6세대 이동통신(6G)에서 잡음을 최소화하는 상보형금속산화반도체(CMOS) 공정 기반의 칩을 개발했다.

이 칩은 CMOS 공정을 사용해 처음으로 100 기가헤르츠(㎓) 이상 대역에서 고차 변·복조 기술을 지원할 수 있는 초 저잡음 신호 생성 기술을 선보였다.

이 기술은 CMOS 공정 기반으로도 6G 통신에서 요구하는 초 저잡음 성능을 달성할 수 있다는 것을 보여줘 장차 상용화될 6G 통신 칩의 가격 경쟁력과 집적도를 높이는 데 기여할 것으로 기대된다.

'제22회 대한민국 반도체 설계대전'은 반도체 설계분야 대학(원)생들의 설계 능력을 배양하고, 창의적인 아이디어를 발굴하는 공모전이다.

산업통상자원부와 한국반도체산업협회가 공동으로 주관한다.

대통령상 수상팀에게는 상금 500만원과 부상이 수여되며, 시상식은 이날 서울 코엑스에서 진행됐다.

한편, 6G 통신은 최대 20 기가bps(Gbps)의 전송 속도를 갖는 5G 통신보다 최대 50배 빠른 1 테라bps(Tbps)를 목표로 연구가 진행되고 있다.

일반적으로 통신 주파수 대역이 올라갈수록 넓은 통신 대역폭을 사용할 수 있어 데이터 전송 속도를 높일 수 있다.

이에 따라 6G 통신에서 요구하는 높은 데이터 전송 속도를 위해서는 100㎓ 이상 주파수 대역의 사용이 필수적이다.

하지만, 이러한 높은 주파수 대역에서 반송파로 사용될 수 있는 정확한 기준 신호를 CMOS 공정으로 만드는 것이 큰 난제였다.

CMOS 공정이 초소형, 저전력 디자인에 유리함에도 불구하고, 그 동작 주파수와 고주파 대역 이득에 한계가 있고, 저잡음 특성이 실리콘게르마늄(SiGe), 인듐인(InP) 등 현존하는 다른 공정에 비해 불리하기 때문에 100㎓ 이상의 주파수 대역에서 초 저잡음 성능을 달성하기 어려웠기 때문이다.

[e-mail] 김만기 기자